FPGA设计当中的功耗问题

随着FPGA的密度更加低，设计者们正在节能降耗方面获得更加多的进展。经常出现降低功耗这一趋势的另一个原因是FPGA正在更加普遍地应用于智能手机、媒体播放器、游戏机、卫星导航系统设备以及数码相机/摄像机等便携式设备当中。对于消费电子设备以及医疗、工业，甚至军事设备来说，功耗或许却是自由选择FPGA时最重要的因素了。

系统可靠性的提升和易升级性也是必须考虑到的最重要因素。自由选择过程中的其他标准还包括成本、容量、性能、功能、功率和PCB等。　　基于FPGA的系统设计有4个主要的功耗组成部分：　　浪涌功耗　　配备功耗　　编程后静态功耗　　动态功耗　　FPGA器件的功耗构成和降耗技术由于器件所使用的显然技术的差异而有所不同，比如有SRAM、混合SRAM、Flash和外用熔FPGA技术等。

基于SRAM的FPGA器件包括了所有四个主要功耗组成部分，而具备非易失性的Flash和外用熔FPGA则只有两个主要的功耗组成部分（静态和动态功耗）。　　浪涌功耗当基于SRAM的FPGA通电时，就不会引发电流尖峰，这是因为不易失性SRAM晶体管最初的逻辑状态不确认。这种电流就是浪涌电流，并且为数百毫安级。基于Flash的FPGA由于使用了上电即载入（LAPU）的配备方式，因此浪涌功耗十分小。

　　配备功耗配备功耗再次发生在SRAMFPGA载入程序的时候，这个时候系统加电启动并从flash或者EEPROM存储器中iTunes比特流数据。一般来说配备时间为几百毫秒，并且电流强度为数百毫安。　　后编程静态功耗该功耗是由于FPGA上大量的晶体管在器件没展开任何工作时也不会经常出现少量的漏电流。这种溢电流在使用深亚微米技术生产的器件中占了功耗量的相当大一部分。

而基于Flash的FPGA不必须任何维持电流来保持配备数据，因此与其他任何类型的FPGA比起，其静态功耗都是低于的。　　动态功耗该功耗是器件正在工作的时候逻辑单元的开关电流引发的。

动态功耗与工作电压和电源频率成正比。　　FPGA节约能源技巧　　自由选择基于Flash的FPGA，因为它是确实的单芯片解决方案，需要配备反对，不不存在浪涌功耗，而且静态功耗较低。　　自由选择具备低功耗模式的FPGA，也称作睡眠中模式，在该模式下时钟服务电路正处于重开状态，而且I/O被停止使用，同时器件状态维持恒定。

这就很大地减少了静态功耗。　　系统时钟频率对于FPGA器件的总体功耗有极大的影响。

时钟频率与比特率性能有必要的关系，但是为了在功耗和吞吐量之间构建最佳的均衡，可以为不必须较慢时钟的元件获取一个较快的一直频率。对于那些与比特率密切相关的元件，则获取更慢的时钟频率。

本文来源：开元7818网页版-www.ellytvynova.com